2016.03.03

“다시 한 번 무어의 법칙으로” 인텔, EUV 적용한 7나노 공정에 기대

Agam Shah | IDG News Service
인텔은 더 빠르고 더 저렴하고 더 작은 컴퓨터를 만드는 데 큰 자부심을 가지고 있다. 하지만 최근 몇 년 동안은 최첨단 칩 업체로서의 강력함을 잃어버렸다. 약속했던 시한을 지키지 못하고 당황스러운 제품 출시 연기를 발표하기도 했다. 그리고 무엇보다도 인텔은 2년마다 칩 제조 공정을 발전시키지 못하게 됐다.

더 작은 칩을 만드는 데 어려움을 겪은 이후, 인텔은 2년 반을 주기로 칩 제조 공정을 향상하고 있다. 이렇게 이루어진 것이 14나노 공정이며, 앞으로의 10나노 공정도 이런 주기에 따라 진행될 예정이다.

하지만 인텔은 반년이란 추가 시간이 소요되는 것을 7나노 공정에서 끝내고자 한다. 인텔의 CFO 스테이시 스미스는 최근 열린 모건스탠리 컨퍼런스의 연설에서 “2년 주기를 지키고 싶지만 지금은 그렇지 못하다”라며, “7나노 공정이 인텔을 다시 2년 주기로 돌려줄 가능성이 있는 시점으로 보고 있다”라고 밝혔다.

10나노 공정의 첫 번째 칩인 코드명 캐논레이크(Cannonlake)는 2017년 하반기에 출시될 예정이다.

한편 인텔이 무어의 법칙으로 돌아가는 데 결정적인 신기술은 EUV(Extreme Ultraviolet Lithography)로, 회로 패턴을 실리콘 웨이퍼 상에 전송하는 데 자외선을 사용한다. 이를 통해 칩 크기를 줄이는 것과 관련된 복잡성을 줄여준다. EUV는 7나노 공정에서 활약할 것으로 보이는데, 아직은 관련 툴이 준비되지 않아 사용할 수 없다.

칩 크기가 작아지면서 제조 공정에서 하자가 생길 가능성도 그만큼 커졌다. 인텔의 14나노 공정에 사용되는 멀티패턴 음각 같은 현재 기술로는 더는 칩 크기를 줄일 수 없다는 것이 스미스의 설명이다. 스미스는 또 EUV 툴이 예상보다 빨리 준비되어 10나노 공정에 적용될 수도 있겠지만, 아직 관련 계획은 없다고 덧붙였다.

인텔은 경쟁업체인 삼성이나 TSMC, 글로벌파운드리 등에 대해 가지고 있는 제조 공정의 우위를 잃었다. 하지만 10나노 공정으로 이전으로 원래의 위상을 되찾을 것으로 보인다. 삼성과 글로벌파운드리는 현재 14나노 칩을 생산하고 있지만, 아직 제조 공정의 향상에 대한 계획을 밝히지 않고 있다.

무어의 법칙을 고수하고 2년 주기의 제조 공정 발전을 진행하는 것은 상당히 값비싼 대가를 요구한다. 2015년 인텔은 10년 계획의 제조 공정 및 개발 계획에 2700억 달러가 필요하다고 추정했는데, 이는 2011년부터의 추정 투자금액인 1020억 달러를 기준으로 산정한 것이다. 이 추정치는 웨이퍼와 인력, EUV와 같은 툴 비용이 모두 포함된 것이다.

한편 EUV 외에 첨단 소재 역시 인텔의 칩 개발에 일조할 것으로 보인다. 인텔은 질화갈륨으로 칩 상의 실리콘 일부를 대체하는 방안도 고려하고 있다. 질화갈륨은 실리콘보다 전도성이 좋고 더 빠른 소재로, 전력 조정기나 기타 부품에 먼저 사용될 것으로 보인다.  editor@itworld.co.kr


2016.03.03

“다시 한 번 무어의 법칙으로” 인텔, EUV 적용한 7나노 공정에 기대

Agam Shah | IDG News Service
인텔은 더 빠르고 더 저렴하고 더 작은 컴퓨터를 만드는 데 큰 자부심을 가지고 있다. 하지만 최근 몇 년 동안은 최첨단 칩 업체로서의 강력함을 잃어버렸다. 약속했던 시한을 지키지 못하고 당황스러운 제품 출시 연기를 발표하기도 했다. 그리고 무엇보다도 인텔은 2년마다 칩 제조 공정을 발전시키지 못하게 됐다.

더 작은 칩을 만드는 데 어려움을 겪은 이후, 인텔은 2년 반을 주기로 칩 제조 공정을 향상하고 있다. 이렇게 이루어진 것이 14나노 공정이며, 앞으로의 10나노 공정도 이런 주기에 따라 진행될 예정이다.

하지만 인텔은 반년이란 추가 시간이 소요되는 것을 7나노 공정에서 끝내고자 한다. 인텔의 CFO 스테이시 스미스는 최근 열린 모건스탠리 컨퍼런스의 연설에서 “2년 주기를 지키고 싶지만 지금은 그렇지 못하다”라며, “7나노 공정이 인텔을 다시 2년 주기로 돌려줄 가능성이 있는 시점으로 보고 있다”라고 밝혔다.

10나노 공정의 첫 번째 칩인 코드명 캐논레이크(Cannonlake)는 2017년 하반기에 출시될 예정이다.

한편 인텔이 무어의 법칙으로 돌아가는 데 결정적인 신기술은 EUV(Extreme Ultraviolet Lithography)로, 회로 패턴을 실리콘 웨이퍼 상에 전송하는 데 자외선을 사용한다. 이를 통해 칩 크기를 줄이는 것과 관련된 복잡성을 줄여준다. EUV는 7나노 공정에서 활약할 것으로 보이는데, 아직은 관련 툴이 준비되지 않아 사용할 수 없다.

칩 크기가 작아지면서 제조 공정에서 하자가 생길 가능성도 그만큼 커졌다. 인텔의 14나노 공정에 사용되는 멀티패턴 음각 같은 현재 기술로는 더는 칩 크기를 줄일 수 없다는 것이 스미스의 설명이다. 스미스는 또 EUV 툴이 예상보다 빨리 준비되어 10나노 공정에 적용될 수도 있겠지만, 아직 관련 계획은 없다고 덧붙였다.

인텔은 경쟁업체인 삼성이나 TSMC, 글로벌파운드리 등에 대해 가지고 있는 제조 공정의 우위를 잃었다. 하지만 10나노 공정으로 이전으로 원래의 위상을 되찾을 것으로 보인다. 삼성과 글로벌파운드리는 현재 14나노 칩을 생산하고 있지만, 아직 제조 공정의 향상에 대한 계획을 밝히지 않고 있다.

무어의 법칙을 고수하고 2년 주기의 제조 공정 발전을 진행하는 것은 상당히 값비싼 대가를 요구한다. 2015년 인텔은 10년 계획의 제조 공정 및 개발 계획에 2700억 달러가 필요하다고 추정했는데, 이는 2011년부터의 추정 투자금액인 1020억 달러를 기준으로 산정한 것이다. 이 추정치는 웨이퍼와 인력, EUV와 같은 툴 비용이 모두 포함된 것이다.

한편 EUV 외에 첨단 소재 역시 인텔의 칩 개발에 일조할 것으로 보인다. 인텔은 질화갈륨으로 칩 상의 실리콘 일부를 대체하는 방안도 고려하고 있다. 질화갈륨은 실리콘보다 전도성이 좋고 더 빠른 소재로, 전력 조정기나 기타 부품에 먼저 사용될 것으로 보인다.  editor@itworld.co.kr


X