서버

서버용 ARM 프로세서 네오버스 아키텍처, 성능 50% 향상된 V1, N2 발표

Andy Patrizio | Network World 2020.09.24
엔비디아와의 합병, 마벨의 ARM 서버 사업 철수라는 혼란 속에서도 ARM은 서버용 프로세서 네오버스(Neoverse) 설계를 진척시켜 네오버스 V1과 N2 프로세서 아키텍처를 출시했다.
새로운 칩은 암페어의 알트라나 아마존의 그래비튼2, 마벨의 썬더X2 등에 사용하는 네오버스 N1과 E1 설계의 후속작이다. ARM은 새로운 칩이 이전 세대와 비교해 같은 전력으로 40~50%의 향상된 성능을 제공한다고 밝혔다.
 
ⓒ ARM

ARM 인프라 비즈니스 담당 총괄 책임자인 크리스 베르게이는 “ARM이 데이터센터 분야에서 부상하는 데는 맞춤형, 효율성, 생태계 다양성 등 많은 요소가 작용하지만, 그 모든 것은 성능을 기반으로 한다”며, “만약 네오버스가 측정 가능한 가치를 제시하지 못한다면, 우리가 성취한 시장과 추동력은 없었을 것이다”라고 강조했다.

V1 아키텍처는 단일 쓰레드 성능이 중요한 CPU 워크로드를 위한 것으로, SVE(Scalable Vector Extensions)를 추가해 HPC나 머신러닝 애플리케이션에 이상적인 성능을 제공한다. 또한 bfloat16, PCIe 5.0, DDR5, HBM2e, CCIX 1.0을 지원해 칩과 소켓 및 인패키지 치플렛 간의 양방향 커뮤니이케이션이 가능하다. 

SVE는 유닛을 가리지 않는 소프트웨어 프로그래밍 모델을 사용해 SIMD 정수 연산과 bfloat16, 부동소수점 명령을 광범위한 벡터 유닛 상에서 실행할 수 있다. 후지쯔의 경우 HPC용 ARM 프로세서를 만들면서 자체 개발한 SVE를 추가해 톱 500 슈퍼컴퓨터 목록에서 1위를 차지했다.
N2는 N1과 마찬가지로 스케일 아웃 아키텍처 전문 프로세서이다. ARM은 이 칩을 스마트 NIC나 기업용 스위치, 엣지 네트워크용으로 개발했다. 최대 192코어를 지원하지만, 겨우 350와트에서 동작한다. 

N2는 5나노 공정 기술로 설계될 예정인데, 아직 개발이 완료되지 않은 기술들이다. 이 때문에 N2는 내년까지는 출시되지 않으며, 그 이후에 ARM 라이선스 업체에 보내진다. 물론 이들 라이선스 업체 역시 자체 설계에 시간이 걸릴 것이다. V1처럼 PCIe 5.0과 DDR%, HBM3, 그리고, CCIX(Cache Coherent Interconnect for Accelerators) 2.0과 CXL(Compute Express Link) 2.0 모두를 지원한다.

ARM은 앞으로도 CXL과 CCIX 같은 기술에 지속적으로 투자해 초저지연 패브릭과 분리 해제된 컴퓨팅 플랫폼을 구현할 계획이라고 밝혔다. editor@itworld.co.kr
 Tags arm 네오버스

회사명 : 한국IDG | 제호: ITWorld | 주소 : 서울시 중구 세종대로 23, 4층 우)04512
| 등록번호 : 서울 아00743 등록발행일자 : 2009년 01월 19일

발행인 : 박형미 | 편집인 : 박재곤 | 청소년보호책임자 : 한정규
| 사업자 등록번호 : 214-87-22467 Tel : 02-558-6950

Copyright © 2024 International Data Group. All rights reserved.