2021.08.24

인텔, 클라우드 노린 하이브리드 IPU 발표…멀티아키텍처 전환 본격화

Andy Patrizio | Network World
인텔이 모든 프로세서를 x86 아키텍처를 기반으로 만들던 시대가 끝났다. 지난 주 인텔은 자사의 연례 아키텍처 데이 행사를 개최하고 x86이 아닌 여러 종류의 차기 아키텍처를 사전 공개했다. 인텔이 말하는 “한 세대 내의 최대 변화”라는 말이 과장이 아니다.
 
ⓒ Getty Images Bank

이번에 발표한 내용은 단지 아키텍처나 코어수, 코어의 클럭속도가 아니라 새로운 설계이다. 인텔은 더 작은 다이에 더 많은 코어를 집적하는 기존 방식이 아니라 저전력 코어를 추가하는 하이브리드 아키텍처로 전환하고 있다. 사실 이 방식은 일부 ARM 칩 제조업체가 모바일 디바이스용으로 여러 해 전부터 사용하던 방식과 비슷하다.

인텔의 이번 발표는 클라이언트와 서버를 포괄하는 것이지만, 여기서는 서버를 중심으로 살펴보겠다. 차세대 제온 확장 프로세서의 코드명은 사파이어 래피드(Sapphire Rapids)이며, 퍼포먼스 코어(Performance Core) 마이크로아키텍처를 적용한 첫 프로세서이다.

퍼포먼스 코어는 낮은 지연시간과 싱글 쓰레드 코어의 성능을 강조한 미래 아키텍처이다. 더 지능적인 분기 예측 기능으로 명령 파이프라인에서 코드의 흐름을 개선하고, 8개의 디코더로 코드 처리의 병렬화를 강화한다. 더 넓어진 백엔드 역시 더 빠른 병렬 처리를 위한 포트를 추가한다.

사파이어 래피드는 전용 캐시와 공유 캐시도 더 커지고, 코어 수도 늘어난다. 이외에도 DDR5 메모리, PCIe Gen5, 차세대 옵테인 메모리, CSL 1.1, HBM을 지원한다.

사파이어 래피드에는 이전 세대 제온 확장 프로세서에는 사용하지 않던 새로운 기술도 다수 도입된다. AIA(Accelerator Interfacing Architecture)는 가속기와 디바이스에 대한 신호 전송을 개선하고, AMX(Advanced Matrix Extensions)는 딥러닝 알고리즘에서 사용하는 텐서 처리 전용 워크로드 가속 엔진이다. DSA(Data Streaming Accelerator)는 일반적인 데이터 이동 작업을 CPU에서 덜어낼 수 있다.

인텔은 클라우드와 통신 서비스의 데이터 이동에 특화된 3종류의 신형 IPU(Infrastructure Processing Units)도 발표했다. 이들 IPU는 인텔 제온 D 프로세서 코어와 애질렉스 FPGA, 인텔의 이더넷 기술을 결합한 것으로, 네트워크 오버헤드를 줄이고 입출력을 향상시킨다.

또한 클라우드 인프라를 테넌트나 게스트 소프트웨어로부터 격리할 수 있다. 즉 사용자는 소프트웨어로 CPU를 온전히 제어할 수 있는 동시에 서비스 업체는 인프라에 대한 통제를 그대로 유지할 수 있다.

코드명 오크 스프링 캐년(Oak Springs Canyon)은 인텔 제온-D 코어와 애질렉스 FPGA, 이중 100G 이더넷 인터페이스를 결합한 프로세서이다. 인텔의 오픈 v스위치 기술을 지원하며, 네트워크 가상화와 RoCE v2 같은 스토리지 기능을 처리해 CPU의 부하를 줄여준다.

코드명 애로우 크릭(Arrow Creek)인 인텔 N6000은 제온 기반 서버에서 사용할 수 있는 100G 스마트NIC이다. 애질렉스 FPGA와 이더넷 8000 시리즈 컨트롤러를 결합해 고성능 100G 네트워크를 가속화한다. 통신 서비스 업체가 주요 타깃이다.

코드명 마운트 에반스(Mount Evans)는 인텔의 첫 ASIC IPU이다. 인텔은 마운트 에반스를 자사의 주요 클라우드 파트너와 함께 개발했다고 밝혔다. 인텔의 패킷 처리 엔진을 기반으로 하며, v스위치 오프로드, 방화벽, 가상 라우팅 등 다양한 용도로 사용할 수 있다. 최대 16개의 ARM 네오버스 N1 코어와 전용 연산 캐시, 최대 3개의 메모리 채널을 지원한다. editor@itworld.co.kr


2021.08.24

인텔, 클라우드 노린 하이브리드 IPU 발표…멀티아키텍처 전환 본격화

Andy Patrizio | Network World
인텔이 모든 프로세서를 x86 아키텍처를 기반으로 만들던 시대가 끝났다. 지난 주 인텔은 자사의 연례 아키텍처 데이 행사를 개최하고 x86이 아닌 여러 종류의 차기 아키텍처를 사전 공개했다. 인텔이 말하는 “한 세대 내의 최대 변화”라는 말이 과장이 아니다.
 
ⓒ Getty Images Bank

이번에 발표한 내용은 단지 아키텍처나 코어수, 코어의 클럭속도가 아니라 새로운 설계이다. 인텔은 더 작은 다이에 더 많은 코어를 집적하는 기존 방식이 아니라 저전력 코어를 추가하는 하이브리드 아키텍처로 전환하고 있다. 사실 이 방식은 일부 ARM 칩 제조업체가 모바일 디바이스용으로 여러 해 전부터 사용하던 방식과 비슷하다.

인텔의 이번 발표는 클라이언트와 서버를 포괄하는 것이지만, 여기서는 서버를 중심으로 살펴보겠다. 차세대 제온 확장 프로세서의 코드명은 사파이어 래피드(Sapphire Rapids)이며, 퍼포먼스 코어(Performance Core) 마이크로아키텍처를 적용한 첫 프로세서이다.

퍼포먼스 코어는 낮은 지연시간과 싱글 쓰레드 코어의 성능을 강조한 미래 아키텍처이다. 더 지능적인 분기 예측 기능으로 명령 파이프라인에서 코드의 흐름을 개선하고, 8개의 디코더로 코드 처리의 병렬화를 강화한다. 더 넓어진 백엔드 역시 더 빠른 병렬 처리를 위한 포트를 추가한다.

사파이어 래피드는 전용 캐시와 공유 캐시도 더 커지고, 코어 수도 늘어난다. 이외에도 DDR5 메모리, PCIe Gen5, 차세대 옵테인 메모리, CSL 1.1, HBM을 지원한다.

사파이어 래피드에는 이전 세대 제온 확장 프로세서에는 사용하지 않던 새로운 기술도 다수 도입된다. AIA(Accelerator Interfacing Architecture)는 가속기와 디바이스에 대한 신호 전송을 개선하고, AMX(Advanced Matrix Extensions)는 딥러닝 알고리즘에서 사용하는 텐서 처리 전용 워크로드 가속 엔진이다. DSA(Data Streaming Accelerator)는 일반적인 데이터 이동 작업을 CPU에서 덜어낼 수 있다.

인텔은 클라우드와 통신 서비스의 데이터 이동에 특화된 3종류의 신형 IPU(Infrastructure Processing Units)도 발표했다. 이들 IPU는 인텔 제온 D 프로세서 코어와 애질렉스 FPGA, 인텔의 이더넷 기술을 결합한 것으로, 네트워크 오버헤드를 줄이고 입출력을 향상시킨다.

또한 클라우드 인프라를 테넌트나 게스트 소프트웨어로부터 격리할 수 있다. 즉 사용자는 소프트웨어로 CPU를 온전히 제어할 수 있는 동시에 서비스 업체는 인프라에 대한 통제를 그대로 유지할 수 있다.

코드명 오크 스프링 캐년(Oak Springs Canyon)은 인텔 제온-D 코어와 애질렉스 FPGA, 이중 100G 이더넷 인터페이스를 결합한 프로세서이다. 인텔의 오픈 v스위치 기술을 지원하며, 네트워크 가상화와 RoCE v2 같은 스토리지 기능을 처리해 CPU의 부하를 줄여준다.

코드명 애로우 크릭(Arrow Creek)인 인텔 N6000은 제온 기반 서버에서 사용할 수 있는 100G 스마트NIC이다. 애질렉스 FPGA와 이더넷 8000 시리즈 컨트롤러를 결합해 고성능 100G 네트워크를 가속화한다. 통신 서비스 업체가 주요 타깃이다.

코드명 마운트 에반스(Mount Evans)는 인텔의 첫 ASIC IPU이다. 인텔은 마운트 에반스를 자사의 주요 클라우드 파트너와 함께 개발했다고 밝혔다. 인텔의 패킷 처리 엔진을 기반으로 하며, v스위치 오프로드, 방화벽, 가상 라우팅 등 다양한 용도로 사용할 수 있다. 최대 16개의 ARM 네오버스 N1 코어와 전용 연산 캐시, 최대 3개의 메모리 채널을 지원한다. editor@itworld.co.kr


X