개발자 / 디지털 디바이스 / 모바일 / 윈도우 / 태블릿

한계에 부딪힌 무어의 법칙 ··· 인텔의 대안은 공정개선 · 신물질

Agam Shah | InfoWorld 2013.05.10
인텔은 당분간 무어의 법칙(Moore's Law)을 계속 지켜나가겠지만 기술적 어려움이 커지면서 이를 유지하기는 더 힘들어질 전망이다.

무어의 법칙은 단일 소자에 넣을 수 있는 트랜지스터의 수가 매년 2배씩 증가한다는 것으로 칩의 기능과 속도 향상을 설명하는 대표적인 근거로 활용되곤 했다. 인텔은 무어의 법칙에 따라 지난 수십년 동안 칩의 크기와 가격을 낮추면서 동시에 트랜지스터의 수를 늘려왔다. 특히 제조기술을 향상시켜 스마트폰과 태블릿, PC를 더 에너지 효율적이면서 빠르게 작동하도록 개선해왔다.

그러나 인텔의 기술제조그룹(Technology Manufacturing Group) 부사장 겸 전문이사 윌리엄 홀트는 최근 열린 JGTMTC(Jeffries Global Technology, Media, and Telecom Conference) 행사에 참석해 칩 크기가 줄어들면서 무어의 법칙을 지키기가 점점 어렵게 되고 있다고 밝혔다. 그는 "5년 전보다 (무어의 법칙의 한계에) 더 가까워진 것이 분명하지만 아직 끝은 아니다"며 "인텔은 앞으로도 전자기기 발전의 기본이 되는 칩을 지속적으로 제공할 수 있을 것"이라고 말했다.

홀트는 칩 크기를 더 줄일 수 있는지 여부는 지난 수십년간 업계 공통의 관심사였지만 '무어의 법칙이 끝났다'는 일부 전문가들의 의견에는 동의하지 않았다. 이러한 전망은 근시안적이고 인텔은 여전히 칩 크기를 줄이면서 '무어의 법칙' 패러다임을 지속적으로 적용할 것이라는 것이다. 그는 "지금부터 10년 뒤에 어떤 일이 일어날 지를 예언하려는 것이 아니다"며 "칩 분야는 매우 복잡하고 앞으로 최소 향후 몇 세대 동안은 (무어의 법칙이) 지속될 것으로 확신한다"고 말했다.

'무어의 법칙'은 1968년에 공동으로 인텔을 설립하고 1975년에 CEO직을 역임한 고든 무어가 처음 발표했다. 1965년에 일렉트로닉스(Electronics) 잡지에 실린 이 법칙 관련 기사는 칩의 크기와 여기에 집적하는 트랜지스터 비용과의 관계를 경제학 관점에서 분석한 것이 주요 내용이다. 홀트는 "지금 우리가 미래를 전망하는 시점에서 '무어의 법칙' 경제학은 상당한 압박을 받고 있다고 말할 수 있다"며 "세대를 거듭하면서 비용 효율성이 증가해야 한다"고 말했다.

문제는 더 많은 기능을 가진 더 작은 칩은 그만큼 더 많은 결함을 가질 수 있기 때문에 생산이 더 어려워지고 있다는 점이다. 민감도와 부수적인 변화가 늘어나면서 칩 생산과 관련된 더 세부적인 부분에도 큰 관심을 쏟아야 한다. 홀트는 "더 작게 만들면, 제 기능을 하도록 하는데 들어가는 노력이 훨씬 커진다"며 "공정이 늘어나면 각 단계를 최적화하는데 더 많은 노력이 필요하게 된다"고 말했다.

이러한 문제를 해결하기 위해 인텔은 새로운 툴과 기술 혁신에 주력하고 있다. 홀트는 "혁신이 (이런 문제의) 해결책이 될 수 있다"며 "단순히 20년 전에 적용하던 크기 축소뿐만 아니라 이제는 새로운 세대로 이행하면서 축소 또는 개선이 지속되도록 무엇인가를 해야 한다"고 지적했다.

현재 인텔은 업계 최고의 제조 설비를 갖추고 있고 역시 업계 최초로 다양한 새로운 공장을 설립했다. 인텔은 90나노미터 및 65나노미터 공정에 변형 실리콘을 추가해 트랜지스터의 성능을 향상시키고 45nm 및 32nm 공정에 게이트 산화물(고 K 메탈 게이트)을 추가했다. 인텔은 22nm 공정에서 트랜지스터의 구조를 3D 형태로 변경해 칩의 크기를 지속적으로 축소시켰다. 최신 22nm 칩의 위에는 트랜지스터가 위치해 이전 제조 기술의 나란한 모습과는 달리 3D 형태를 띄고 있다.

과거 인텔은 자체적으로 칩을 생산했으나 최근 2년 동안은 알테라(Altera), 아크로닉스(Achronix), 타뷸라(Tabula), 네트로놈(Netronome) 등의 기업들이 제한적으로 칩을 생산할 수 있도록 제조시설을 개방했다. 지난 주 인텔은 전 제조 책임자 브라이언 크라자니치를 CEO로 임명해 대규모 칩 제조 계약을 수주함으로써 사업을 확장하겠다는 의지를 분명히 했다. 애플이 추가로 계약할 수 있다는 전망도 나오고 있다.

인텔의 경우 제조기술의 발전이 곧 시장의 요구와도 맞물려 있다. PC 시장이 침체되는 가운데 인텔은 최신 제조기술을 적용한 태블릿과 스마트폰용 저전력 '아톰'(Atom)칩을 출시했다. 인텔은 올해 말 22nm 공정을 적용한 아톰 칩의 판매를 시작할 예정이며 내년에는 14nm 공정을 사용한 칩을 출시할 것으로 보인다.

이번 주, 인텔은 앞으로 출시될 '실버몬트'(Silvermont)라는 새로운 아키텍처에 기초한 22나노미터 아톰 칩이 기존 32nm 공정을 사용한 칩보다 최대 3배 빠르고 전력 효율성은 최대 5배 높을 것이라고 말했다. 아톰 칩에는 올해 말에 사용할 베이 트레일(Bay Trail), 서버용 아보톤(Avoton), 내년에 출시될 스마트폰용 메리필드(Merrifield) 등이 포함되어 있다. 이를 통해 인텔은 대부분의 스마트폰과 태블릿에서 사용하는 프로세서를 생산하는 ARM과 경쟁하려 하고 있다.

칩의 크기를 줄이기 위해서는 많은 아이디어가 필요하며, 그 중 많은 부분이 칩 제조사 및 반도체 업계의 협회들이 지원하는 대학 연구에서 나오고 있다고 홀트가 말했다. 어떤 아이디어들은 새로운 트랜지스터 구조와 기존의 실리콘을 대체하는 물질에 관한 것이다.

그는 "변형은 과거에도 사용했던 방법이지만 실리콘 대신 게르마늄을 사용하는 방법도 연구해 볼 수 있고 색다르게 III-V 물질이 도움이 될 수 있다"며 "지금 검토하고 있는 새로운 장치뿐만 아니라 새로운 통합 형태도 가능할 것"이라고 말했다. III-V 재료 군에는 비화 갈륨이 포함되어 있다. IBM 등의 기업은 그래핀 프로세서, 탄소 나노튜브, 실리콘 프로세서의 광학 회로 등을 연구하고 있다.

미국 국가과학재단(National Science Foundation)은 '무어의 법칙 이면의 과학 및 엔지니어링'(Science and Engineering behind Moore's Law)이라는 이름의 프로젝트를 주도하고 있으며 제조, 나노기술, 다중코어칩, 양자 컴퓨팅 등의 새로운 기술 연구를 재정적으로 지원하고 있다.

홀트는 1999년 인텔이 180nm 공정에서 구리 배선으로 전향한 것은 시의적절한 것이었다며 때로는 즉각적인 변화가 긍정적일 수 있다고 말했다. 그는 "당시 설비가 제대로 성숙되지 않은 상태였기 때문에 (우리보다 앞서) 전환한 사람들은 고생을 했을 것"이라며 "인텔은 액침 리소그라피(Immersion Lithography)도 늦게 도입해 수백만 달러를 절약할 수 있었다"고 말했다. 실제로 당시 인텔은 액침 리소그라피로 원활하게 이행했지만 미리 도입한 기업들은 어려움을 겪었다.

그 다음 큰 사건으로는 더 적은 비용으로 더 많은 칩을 생산할 수 있었던 450mm 웨이퍼 도입이 있었다. 인텔은 지난 해 7월 툴 제조사인 ASML에 21억 달러를 투자해 칩의 회로를 줄이면서 웨이퍼의 크기를 키웠다. 인텔에 이어 TSMC(Taiwan Semiconductor Manufacturing Co.)와 삼성도 ASML에 투자했다. TSMC의 고객사에는 퀄컴(Qualcomm)과 ARM 프로세서에 기초하여 칩을 설계하는 엔비디아(Nvidia)도 있다.

또한 ASML에 대한 인텔의 투자는 실리콘에 더 많은 트랜지스터를 집적할 수 있는 EVU(Extreme Ultraviolet) 기술의 이행을 위한 툴의 개발과도 관련이 있다. EUV는 마스크를 이용해 실리콘 상에서 회로패턴을 전송하기 위해 필요한 파장범위를 감소시킨다. 이를 통해 웨이퍼 상에서 더욱 미세한 이미지를 생성할 수 있으며, 칩에 더 많은 트랜지스터를 집적할 수 있다. 이 기술은 무어의 법칙을 유지하기 위한 핵심 기술로 평가받고 있다.

홀트는 인텔이 언제 450mm 웨이퍼로 전향할지 확실치 않지만 2020년 이전까지는 가능할 것이라고 말했다. 그는 EUV의 경쟁력이 입증되었지만 이행하기 전에 해결해야 할 엔지니어링 문제가 남아 있다고 덧붙였다.

그럼에도 불구하고 홀트는 인텔의 칩의 크기를 줄이면서 내년에 각각 16nm와 14nm 공정에서 3D 트랜지스터의 이행으로 제조기술을 따라잡기 위해 노력하는 TSMC와 글로벌파운드리즈(GlobalFoundries) 등의 경쟁사보다 앞설 수 있다는 자신감을 내비쳤다. 인텔은 2세대 3D 트랜지스터로 전향하면서 경쟁사들과는 달리 트랜지스터의 크기를 줄여 제조상의 이점을 이점을 얻을 수 있을 것이다.

홀트는 이들 경쟁사에 대해 "공개적으로 크기 축소를 더 이상 추구하지 않겠다고 밝힌 이상 비용 절감은 어려울 것"이라며 "우리는 트랜지스터의 성능 면에서도 상당한 강점을 갖추게 될 것"이라고 말했다. editor@idg.co.kr 

회사명 : 한국IDG | 제호: ITWorld | 주소 : 서울시 중구 세종대로 23, 4층 우)04512
| 등록번호 : 서울 아00743 등록발행일자 : 2009년 01월 19일

발행인 : 박형미 | 편집인 : 박재곤 | 청소년보호책임자 : 한정규
| 사업자 등록번호 : 214-87-22467 Tel : 02-558-6950

Copyright © 2024 International Data Group. All rights reserved.