그 결과 더 많은 데브옵스 팀이 애플리케이션 변경을 배포하고 클라우드 인프라를 더 빠르게 확장할 수 있게 됐다. 데브옵스 팀은 기존의 분기별 릴리즈 주기에서 지속적인 배포 방식으로 전환했고 클라우드 엔지니어는 컴퓨팅 수요를 기반으로 클라우드 인프라를 확장하기 위한 자동화를 개발했다.

애자일 개발 팀은 데브옵스 관행을 사용해서 핵심 워크플로우와 수익 창출 환경을 위한 애플리케이션을 구축하고 강화했다. 마이크로서비스를 개발하고 멀티클라우드 아키텍처로 배포하면서 더 높은 유연성을 얻었지만 가동 중단, 성능 문제 또는 기타 주요 사고에 대응할 때의 복잡성도 더 높아졌다. 많은 기업이 서비스와 애플리케이션의 안정성 및 성능을 개선하기 위해 사이트 안정성 엔지니어링(SRE)을 채택하고 AI옵스 플랫폼을 구축했다.
광범위한 데브옵스 도입으로 어려움을 겪는 IT
데브옵스와 SRE 역량을 성숙화하기 위해서는 기술 개발과 관행, 문화적 변화에 많은 투자가 필요하다. CIO와 IT 리더 과점에서는 두 가지 기본적인 문제가 발생한다.첫째, 많은 기업이 기술 부채와 기술 간극으로 어려움을 겪는다. 따라서 데브옵스와 SRE 관행은 발전했지만 광범위한 도입은 더욱 어려워졌다. 이러한 기업은 클라우드 네이티브 및 현대화된 애플리케이션을 대상으로 CI/CD와 IaC를 성공적으로 구축할 수 있다 해도 이와 같은 역량을 표준화된 관행으로 활용하는 데는 애를 먹는다.
기술적으로 더 발전한 기업이 겪는 문제는 다르다. 이러한 기업은 대체로 자기 기업화 방식을 채택하고, 팀이 애플리케이션 아키텍처 요구사항 및 구현 가치에 부합하는 데브옵스 툴을 구성할 수 있도록 권한을 부여한다. 표준화된 플랫폼이 있을 수 있지만 각 팀이 서로 다른 방식으로 툴을 사용한다. 따라서 이들은 맞춤형 CI/CD 파이프라인과 IaC 자동화, 클라우드 아키텍처, 모니터링 구성을 배포한다.
이 같은 기업과 리더에게 관건은 ‘데브옵스 모범 사례를 목표 변경이 가능한 패턴으로 구현하려면 어떻게 해야 하는가’이다. 더 구체적으로 말하자면 관건은 애자일 팀이 애플리케이션을 개발하는 데 더 많은 시간을 투자하고 클라우드 구성 및 자동화에 소비하는 시간을 줄이는 것이다.
플랫폼 엔지니어링이 데브옵스를 발전시킨다
플랫폼 엔지니어링은 규모가 큰 기업이 표준을 개발하고 재사용 가능한 구성을 지원하고 시스템 엔지니어링을 내부 제품 역량으로 제공하도록 돕기 위한 데브옵스 관행의 발전형이다.세마포어 CI/CD(Semaphore CI/CD)의 공동 창업자인 마르코 아나스타소브는 “플랫폼 엔지니어링은 데브옵스에서 한 걸음 진전한 것”이라며 “플랫폼 엔지니어링은 개발자가 빠른 애플리케이션 개발에 사용할 수 있는 '기준 경로'를 만들어 개발자가 데브옵스 관행을 더 쉽게 따를 수 있게 해준다”고 말했다.
대규모 기업의 경우 플랫폼 엔지니어링에는 애플리케이션을 구축하는 개발자와 제품으로서의 데브옵스를 만드는 플랫폼 엔지니어의 임무의 분리가 필요할 수 있다. 아나스타소브는 “플랫폼 엔지니어는 개발자가 애플리케이션을 작성하는 데 필요한 툴과 라이브러리, 인프라를 셀프 서비스로 조달할 수 있는 수단을 만드는 데 초점을 둔다”고 말했다.
개발자 경험과 생산성의 개선
플랫폼 엔지니어링은 개념은 간단하지만 제품을 개발한다는 사고방식이 필요하기 때문에 실행하는 것은 쉽지 않다. 플랫폼 엔지니어는 애자일 개발 팀이 소비하고 싶은 제품을 개발해야 하며 개발자는 DIY 데브옵스 접근 방법에 대한 욕심을 버려야 한다.출발점 중 하나는 IT가 표준을 통해 큰 혜택을 얻고 개발자에게 애플리케이션별 아키텍처 요구사항이 있을 가능성이 상대적으로 적은 인프라 및 클라우드 프로비저닝이다.
퍼코나(Percona)의 제품 관리 담당 부사장인 도니 버크홀츠는 “플랫폼 엔지니어링은 팀이 자동화 및 셀프 서비스를 사용해서 적절한 종류의 개발자 경험을 제공하는 방법을 다루므로 개발자는 티켓 요청에 따라 인프라가 준비될 때까지 기다리는 일 없이 코드를 쓰고 애플리케이션을 구현하는 일에 집중할 수 있다”고 말했다.
이부분에 고객의 고충이 있다. 코딩하기를 원하는 개발자 또는 데이터 과학자라면 컴퓨팅 리소스를 위한 티켓을 끊는 것을 무엇보다 싫어할 것이다. 그러나 IT와 보안 리더는 개발자가 인프라 구성을 맞춤 구성하는 일을 피하고 싶어한다. 많은 비용이 들고 보안 취약점도 발생할 수 있기 때문이다.
버크홀츠는 “기업은 내부 개발자 경험에 관심을 기울이므로 플랫폼 엔지니어링 도입은 확대될 것이다. 개발자에게 방해가 된다면 그게 무엇이든 직원들의 생산성을 저하시켜 결국 비용이 된다”고 말했다.
재사용할 수 있고 구성 가능한 셀프 서비스 구성요소 만들기
플랫폼 엔지니어링에 대해 생각하는 한 가지 방법으로, 개발자에게 다음 문장을 채우도록 요청하는 방법이 있다. “우리 팀은 <기술 자동화> 및 <인프라 구성>을 개발, 유지 또는 개선하는 데 시간을 소비하고 있기 때문에 <기술적 관심사>에 대처하는 데 충분한 시간을 투자할 수 없다.”기술적 관심사에는 테스트 가능성, 성능, 확장성, 보안을 개선하면서 기술 부채 줄이기와 같은 비기능적 요구사항이 들어가는 경우가 많다. 모두 애플리케이션의 최종 사용자 경험을 개선하는 부분이며, 많은 데브옵스 팀이 이러한 영역에 더 많은 시간을 투자하고자 할 것이다.
이것을 기술 자동화 및 인프라 구성과 대조해 보자. 여기서는 기본적인 기능을 구축하는 것이 소프트웨어 개발의 전제 조건이 될 수 있는 동시에 지속적인 투자가 개발 팀의 생산성을 개선한다. 불행히도 개발 팀이 이러한 영역에 투자하는 시간이 많을수록 기능을 제공하고 비기능적인 기술적 관심사를 개선하는 데 사용할 수 있는 시간은 줄어든다.
팀이 이 세 가지 영역에 많은 시간을 투자하고 여러 팀 간에 공통된 요구사항이 있는 시나리오에서는 플랫폼 엔지니어링이 이익을 산출할 수 있는 솔루션으로 부상한다.
소스랩스(Saucelabs)의 기술 전략 담당 부사장 마커스 머렐은 “데브옵스 프레임워크가 확장성, 가용성, 운영 가능성을 재창조했듯이 플랫폼 엔지니어링은 개발 팀의 조립 라인에서 사용할 수 있는 교체 가능한 툴의 컨베이어 벨트와 같다. 이를 통해 테스트 같은 전통적인 병목 지점을 피하고 여러 프로젝트에 걸쳐 실행 효율성을 높이고 필요한 툴을 배포해 다양한 요구사항을 실시간으로 충족하고 출시 시간을 단축할 수 있다”고 설명했다.
플랫폼 엔지니어링의 혜택
품질을 개선하고 더 빠르게 기능을 제공하는 것은 플랫폼 엔지니어링의 공통적인 목표다. 플랫폼 엔지니어링은 이 목표에 어떻게 접근할까?코랄로직스(Coralogix)의 개발자 지지자인 크리스 쿠니는 “플랫폼 엔지니어링은 엔지니어의 문제를 한 곳에서 해결하는 공유된 내부 서비스를 만드는 방식이다. 플랫폼 엔지니어링은 대규모로 발생하는 몇몇 핵심 문제를 해결하는 데 탁월하다”고 말했다.
즉, 많은 개발 팀이 있는 대규모 IT 부서는 플랫폼 엔지니어링의 효과를 얻기에 유리하다. 쿠니는 플랫폼 엔지니어링이 해결하는 문제의 예를 다음과 같이 들었다.
- 팀 간의 일관성을 개선하고 단일 솔루션 사고방식을 줄임
- 다시 만들고 맞춤 구성하는 대신 공유 구성요소를 발견하고 재사용
- 플랫폼 내에 규정 준수 구축
도입 경로
위의 모든 이야기는 긍정적으로 들리지만, 비판적인 사람들은 대규모 IT 부서가 내부 기술 솔루션과 플랫폼을 제품화하려는 시도는 전에도 있었다는 점을 지적한다. 기업 리더와 팀은 플랫폼 엔지니어링으로 뛰어들기 전에 다음과 같은 질문을 고려해야 한다.- 플랫폼 엔지니어링이 효율성 또는 규정 준수의 개선을 통해 여러 팀에 걸쳐 가치를 제공할 수 있는 영역은 어디인가?
- 새로운 병목 지점을 유발하지 않으면서 플랫폼 엔지니어링 개발 작업을 체계화하려면 어떻게 해야 하는가?
- 더 많은 개발 팀이 플랫폼 엔지니어링이 제공하는 기능을 활용하도록 동기를 부여할 만한 당근과 채찍은 무엇인가?
- 플랫폼 엔지니어링을 통해 초점을 옮겨 개발 팀이 기능을 제공하고 비기능적 역량을 개선하는 데 더 많은 시간을 투자하도록 할 수 있을까?
플랫폼 엔지니어링은 유망하지만 IT 기업은 간단한 목표부터 작게 시작해야 한다. 명확한 혜택이 있고 기술 장벽이 거의 없고 공통된 요구사항이 있는 영역을 파악해 거기에서부터 시작해야 한다.
editor@itworld.co.kr
Sponsored
Intel
데이터센터 성능을 재정의하는 게임 체인저 ‘4세대 인텔® 제온® 스케일러블 프로세서’
ⓒ Getty Images Bank AI, HPC, 첨단 분석 등 새로운 유형의 워크로드가 급부상하면서 데이터센터의 성능에 대한 재정의가 필요한 시대가 되었다. 이런 시대적 요구에 부응하기 위해 인텔은 4세대 제온 스케일러블 프로세서(코드명 사파이어 래피즈)라는 답을 내놓았다. 인텔은 이전 세대에 비해 성능, 확장성 및 효율성을 크게 개선한 4세대 제온 스케일러블 프로세서로 차세대 데이터센터에 대한 인텔의 전략을 구체화하고 있다. 성능 최적화의 새로운 관점 ‘워크로드 최적화’ 4세대 제온 스케일러블 프로세서는 ‘다양한 워크로드 각각의 요구에 맞는 최대 성능을 끌어 낸다’라는 한 줄로 핵심을 짚을 수 있다. 이 프로세서의 설계 사상은 AI, HPC, 첨단 분석 등 다양한 워크로드의 요구사항을 충족하기 위해 CPU 및 관련 기술을 설계하고 최적화하는 것이다. 최근 기업들이 주목하는 주요 워크로드는 각각 성능에 대한 요구와 기준이 다르다. 예들 들어 AI 워크로드는 매트릭스 연산과 병렬 처리에 크게 의존한다. 더불어 대용량 데이터 세트를 처리해야 하는 경우가 많아 CPU와 메모리 간의 효율적인 데이터 전송을 위해 높은 메모리 대역폭이 필요하다. AI 워크로드에 맞는 최고의 성능을 제공하기 위해 인텔은 4세대 제온 스케일러블 프로세서에 고급 매트릭스 확장(AMX)과 같은 특수 명령어 세트와 통합 가속기를 내장하였다. 이는 꽤 주목할 개선이다. AMX의 내재화는 CPU도 AI 처리가 준비됐다는 것을 뜻한다. 이는 AI 인프라에서 CPU의 역할을 크게 확장할 전망이다. 최근 ChatGPT의 등장과 함께 모든 기업의 관심사가 된 초거대 언어 모델 기반 생성형 AI 전략 수립에 있어 AMX에 관심을 두는 곳이 늘고 있는 것도 같은 맥락에서 이해할 수 있다. HPC 워크로드는 복잡한 수학적 계산이 포함되며 높은 부동소수점 성능을 보장해야 한다. HPC 워크로드에는 병렬 처리가 수반되는 경우가 많다. 멀티코어 CPU는 이러한 워크로드를 가속하는 데 있어 핵심이라 할 수 있다. 또한, 대규모 HPC 시뮬레이션은 효율적인 데이터 처리를 위해 높은 메모리 용량과 대역폭도 요구한다. 이런 특수성도 4세대 제온 스케일러블 프로세서는 유연하게 수용한다. 4세대 제온 스케일러블 프로세서는 최대 8채널 DDR5 메모리 구성 및 인텔 옵테인 퍼시스턴트 메모리(Optane Persistent Memory)를 지원하여 HPC 시뮬레이션을 위한 높은 메모리 용량과 대역폭을 제공한다. 또한, PCIe 5.0을 지원하여 PCIe 4.0의 두 배에 달하는 대역폭을 제공하여 CPU와 가속기 및 스토리지와 같은 기타 장치 간의 통신 속도가 빠르다. QAT를 통해 암호화 및 압축 워크로드를 가속화하여 네트워킹 및 스토리지와 같은 애플리케이션의 성능과 효율성도 크게 높인다. 열거한 특징들은 HPC뿐 아니라 AI 워크로드의 성능 요구에도 부합한다. 다음으로 첨단 분석의 경우 적시에 통찰력을 제공하고 빠른 의사결정을 지원하려면 지연 시간을 최소화하면서 데이터를 빠르게 처리할 수 있는 CPU가 필요하다. 인텔은 단일 스레드 성능 및 멀티 스레딩 기능을 향상시켜 실시간 분석을 위한 저지연 처리를 가능하게 한다. 그리고 인텔 프로세서는 최적화된 캐시 계층 구조를 갖추고 있어 메모리 액세스 시간을 최소화하여 실시간 분석 워크로드의 지연 시간을 줄이고 성능을 개선할 수 있다. 여기에 4세대 제온 스케일러블 프로세서는 넓은 메모리 대역폭으로 데이터베이스 성능을 향상하고 인텔 인-메모리 분석 가속기(IAA), 데이터 이동 속도를 높이는 인텔 데이터 스트리밍 가속기(DSA)까지 통합하여 실시간 데이터 처리 성능을 높였다. 요약하자면 워크로드마다 특화된 CPU 기능, 아키텍처 또는 가속기가 필요한 요구사항이 다르다. AI 워크로드는 가속 기술과 넓은 메모리 대역폭의 이점을 누리고, HPC 워크로드는 높은 부동소수점 성능과 병렬 처리가 필요하며, 실시간 분석 워크로드는 지연 시간이 짧은 처리와 효율적인 I/O 및 스토리지가 필요하다. 4세대 제온 스케일러블 프로세서는 다양한 워크로드의 성능 요구를 수용하여 각각 최대의 성능을 끌어 낸다. 워크로드 최적화 성능 추구가 가능한 이유 CPU의 발전사를 보면 무어의 법칙의 시대를 지나 멀티 코어의 시기가 이어지고 있다. 멀티 코어는 현재 진화를 거듭 중인데 최근 동향은 더 나은 성능과 에너지 효율성을 보장하는 가운데 워크로드별 최적화를 지원하는 것이다. 이를 실현하기 위해 인텔은 코어 수를 늘리는 가운데 다양한 가속기를 CPU에 통합하는 방식을 택하였다. 이런 노력의 결과물이 4세대 제온 스케일러블 프로세서다. 멀티코어 아키텍처는 병렬 처리를 가능하게 하여 성능과 에너지 효율을 높인다. 예를 들어 인텔의 제온 스케일러블 프로세서는 최대 60개의 코어를 가지고 있어 AI, HPC, 실시간 분석 등 다양한 워크로드 처리에 이상적이다. 여기에 다양한 가속기를 통합하여 워크로드마다 차이를 보이는 최적의 성능 목표 달성에 한걸음 더 가까이 다가서고 있다. 또한, 4세대 제온 스케일러블 프로세서는 CPU와 가속기 간의 고속 통신을 위해 설계된 개방형 산업 표준 인터커넥트인 컴퓨트 익스프레스 링크(CXL)를 지원한다. 이 밖에도 인텔은 상호 연결 및 효율적인 전력 공급을 위해 4개의 실리콘 다이를 EMIB(Embedded Multi-Die Interconnect Bridge)라는 고급 패키징 기술로 연결했다. 인텔의 EMIB 기술은 CPU 설계 및 패키징의 패러다임 전환을 잘 보여준다. 인텔은 프로세서를 타일이라고 하는 더 작은 모듈식 구성 요소로 분할하고 EMIB라는 작은 실리콘으로 연결하여 하나의 Monolithic 구조와 같은 성능, 에너지 효율성 및 설계 유연성을 높였고 그 결과물이 4세대 제온 스케일러블 프로세서다. 인텔은 고급 패키징 기술을 통해 다양한 가속기를 통합하면서도 높은 전력 효율을 달성했다. 가령 4세대 인텔 제온 스케일러블 프로세서가 내장된 가속기를 사용하면 이전 세대 대비 워크로드 처리에 있어 평균 2.9배 높은 와트당 성능 목표 달성이 가능하다. 더 자세히 알아보면 범용 컴퓨팅에서 53% 평균 성능 향상을 기대할 수 있고, AI는 최대 10배 높은 추론과 학습 성능, 네트워킹과 스토리지 분야에서는 95% 적은 코어로 더 높은 데이터 압축 성능을 보여 최대 2배 성능을 높일 수 있고, 데이터 분석의 경우 최대 3배 성능 개선이 가능하다. 달라진 게임의 법칙 4세대 제온 스케일러블 프로세서의 등장으로 차세대 데이터센터 시장을 놓고 벌이는 다양한 프로세서 간 새로운 경쟁이 본격화될 전망이다. 4세대 제온 스케일러블 프로세서는 단순한 신제품이 아니다. 다양한 워크로드의 급변하는 요구 사항을 해결하고 성능, 확장성 및 효율성에 중점을 둔 차세대 데이터센터 구축에 대한 인텔의 전략을 상징한다. 4세대 제온 스케일러블 프로세서는 반도체 시장의 게임의 법칙은 시대의 흐름에 따라 바뀐다는 것을 보여주는 산증인이다.
Intel
인텔이 12가지 가속기로 데이터센터에 확장성과 유연성을 추가하는 방법
ⓒ Getty Images Bank 사파이어 래피즈(Sapphire Rapids)라는 코드명으로 알려진 인텔의 4세대 제온 스케일러블 프로세서가 최근 출시됐다. 이 칩은 12가지 가속기로 주목받고 있지만 기능적인 흥미를 넘어 인텔이 급격하게 변화하는 데이터센터, 서버, 클라우드 시장에 대응하는 방법이 반영되어 있다는 점에 주목할 필요가 있다. 프로세서의 근본적인 역할은 연산에 있다. 프로세서는 여전히 연산을 빠르게 많이 할 수 있으면 좋다. 하지만 처리해야 하는 데이터의 종류와 특성이 다양해지면서 데이터를 다루는 방법도 진화했다. 그리고 이는 실질적인 성능의 향상으로 이어진다. 나승주 인텔 데이터센터 담당 상무는 4세대 제온 스케일러블 프로세서가 새로운 데이터센터 환경을 반영한다고 설명한다. ⓒ Intel “단순히 작동속도와 코어의 개수를 늘리는 것만이 최고의 가치를 주는 것은 아닙니다. 폭발적으로 증가하는 데이터센터 수요와 복잡한 데이터 처리에 대한 필요성을 풀어내기 위한 방법은 단순히 트랜지스터 수에만 의존할 일이 아니라 완전히 새로운 방법을 찾을 필요가 있습니다.” 인텔코리아 나승주 데이터센터 담당 상무는 데이터센터 환경이 달라지는 만큼 프로세서 구조도 새로 그려져야 한다고 설명한다. 그 관점에서 4세대 제온 스케일러블 프로세서는 이전과 다른 두 가지 전환점을 갖는다. 한 가지는 연산의 양적 증가, 다른 하나는 데이터 처리의 효율성이다. “모놀리식 아키텍처로는 소켓당 절대적 성능을 높이는 데에 한계가 있습니다. 이를 극복하기 위한 노력이 여전히 이어지고 있지만 단위 칩을 더 작게 만들고 효과적으로 연결하는 방법으로 성능 손실을 최소화하고 단일 칩에 준하는 처리 능력을 제공할 수 있습니다.” 최대 4개의 칩릿을 묶는 구조로 같은 공간 안에 더 많은 코어를 넣을 수 있다. ⓒ Intel 인텔은 사파이어 래피즈를 통해 ‘칩릿(Chiplet)’ 구조를 녹였다. 한정된 공간 안에 더 많은 코어를 넣는 것은 반도체 업계의 숙제였다. 제온 스케일러블 프로세서는 4개의 칩릿을 이어 붙여 최대 60개 코어를 쓴다. 칩릿 구조는 생산이 훨씬 쉬워지고 필요에 따라서 단일 칩부터 2개, 4개 등 필요한 만큼 이어 붙여 다양한 설계의 자유도를 제공하기도 한다. 핵심 기술은 칩과 칩 사이를 손실없이 연결하는 데에 있다. “중요한 것은 인터페이스와 패키징 기술입니다. 사실 이 칩릿 구조는 인텔만의 고민은 아닙니다. 반도체 업계, 그리고 더 나아가 산업 전체의 숙제이기 때문에 이를 공론화해서 업계가 함께 답을 찾아가는 중입니다.” 나승주 상무는 기술 개방과 표준에 해결책이 있다고 말했다. UCIe(Universal Chiplet Interconnect Express) 컨소시엄을 통해 전 세계 반도체 관련 기업들이 경쟁을 내려놓고 답을 찾아가고 있다. UCIe는 단순히 코어와 코어를 연결하는 수준이 아니라 단일 패키지 안에서 GPU도, 컨트롤러도, 또 가속기도 성능 손실을 최소화하면서 이어붙일 수 있다. 성능의 확장 뿐 아니라 단순화된 칩들을 자유롭게 맞붙이는 설계의 자유도 얻게 된다. ⓒ Intel 이 모듈형 칩릿 구조를 적극적으로 활용하는 또 하나의 방법이 바로 12가지 가속기다. 데이터의 특성에 맞는 처리 방법은 점점 중요해지고 있다. 인텔은 오래 전부터 MMX(Multi Media eXtension)와 SSE(Streaming SIMD eXtensions)를 비롯해 AVX(Advanced Vector Extensions)와 최근에는 AMX (Advanced Matrix Extensions) 까지 데이터를 효과적으로 처리하는 기술을 발전시켜 왔다. 사파이어 래피즈의 가속기는 프로세서를 현대 데이터센터의 필요에 맞춰 최적화할 수 있는 방법이라는 것이 나승주 상무의 설명이다. “클라우드는 가상머신과 네트워크는 물론이고, 암호화와 인공지능 처리까지 더욱 복잡해지기 때문에 기업은 설계의 고민이 많습니다. 클라우드에서 GPU의 활용도가 높아지고 있는 것은 사실이지만 머신러닝의 학습과 추론 작업의 80%가 CPU에서 이뤄지고 있습니다. 프로세서가 이를 받아들일 필요가 있습니다.” AMX(Advanced Matrix Extensions)가 더해진 이유도 막대한 실시간 학습 데이터가 필요하지 않은 상황에서 범용적인 인공지능 학습이 CPU만으로 충분히 빠르게 이뤄질 수 있도록 하기 위해서다. AMX는 텐서플로와 파이토치 등 범용적인 머신러닝 프레임워크에 최적화되어 기존 환경을 그대로 가속한다. 12가지 가속기를 통해 데이터센터의 특성에 맞는 서버를 구성할 수 있다. ⓒ Intel 마찬가지로 데이터센터에서 큰 리소스를 차지하는 암호화 효율을 높여주는 QAT(QuickAssist Technology), 로드밸런싱을 맡는 DLB(Dynamic Load Balancer), 인메모리 분석 처리를 가속하는 IAA(In-Memory Analytics Accelerator), 데이터 스트리밍을 가속하는 DSA(Data Streaming Accelerator) 등 별도의 전용 가속 코어를 두고, 필요에 따라서 가속기를 선택할 수 있도록 했다. 그리고 이는 데이터센터의 자원 관리에 직접적으로 영향을 끼치게 된다. “가속기가 실제 현장에서 주는 가치는 특정 리소스를 빠르게 처리하는 것도 있지만 특정 처리에 대한 부담을 덜어 CPU가 본래 해야 할 연산에 집중하는 것입니다. 데이터센터에서 70개 코어를 할당해서 쓰던 암호화가 사파이어 래피즈의 QAT 가속기를 이용하면 11개 코어로 충분합니다. 나머지는 실제로 데이터센터가 처리해야 하는 인스턴스에 할당되면서 자원의 효율이 크게 높아집니다.” ⓒ Intel 4세대 제온 스케일러블 프로세서는 구조의 변화와 가속기를 통해서 ‘스케일러블(Scalable)’이라는 이름이 어울리는 확장성을 갖게 됐다. 이는 곧 데이터센터의 최적화, 그리고 유연성과도 연결된다. 반도체는 시대의 흐름을 읽어야 하고, 인텔은 사파이어 래피즈를 통해 기술로 그 답을 제시하고 있다.