네트워크 / 퍼스널 컴퓨팅

CEVA, 4세대 CEVA-XC 아키텍처 공개

편집부 | ITWorld 2020.03.10
CEVA는 DSP 아키텍처인 4세대 CEVA-XC를 출시했다. 이 새로운 아키텍처는 5G 엔드포인트, 무선 접속 네트워크(Radio Access Networks, 이하 RAN), 엔터프라이즈 액세스 포인트 및 기타 멀티기가비트 저지연 애플리케이션에 필요한 가장 복잡한 병렬 처리 워크로드에 고성능을 제공한다.



4세대 CEVA-XC는 강력한 아키텍처에서 스칼라(scalar) 처리 프로세서와 벡터(vector) 처리 프로세서를 통합해 2배의 8웨이 VLIW와 최대 1만 4,000비트의 데이터 레벨 병렬화를 가능하게 한다. 

전체적으로 합성 가능한 설계 흐름과 혁신적인 멀티스레딩 설계를 위해 고유한 물리적 설계 아키텍처를 사용했으며, 7nm 공정 노드에서 1.8GHz의 작동 속도를 가능하게 하는 개선된 심층 파이프라인 아키텍처를 구현한다. 

이를 통해 프로세서는 넓은 SIMD 머신 혹은 더 작지만 여러 개를 동시 처리하는 SIMD 스레드로 동적 재구성이 가능하다. 또한 4세대 CEVA-XC 아키텍처는 효율적인 동시 멀티스레딩 및 메모리 액세스를 지원하기 위해, 2,048비트 메모리 대역폭이 사용되고 일관성(coherent) 있는 L1 메모리를 갖춘 새로운 메모리 서브시스템이 특징이다.

4세대 CEVA-XC 아키텍처 기반의 프로세서 멀티코어 CEVA-XC16는 현존하는 DSP 중 가장 빠르다. 이는 O-RAN(Open RAN), BBU(Baseband Unit) 집적은 물론, 와이파이 및 5G 엔터프라이즈 액세스 포인트를 포함한 5G RAN 아키텍처의 다양한 폼팩터를 신속하게 구현하고자 한다. CEVA-XC16은 기지국 운용과 관련된 대규모 신호 처리 및 AI 워크로드에도 적용될 수 있다.

CEVA-XC16은 셀룰러 인프라 ASIC 주요 무선 인프라 공급업체와의 광범위한 파트너십 경험을 바탕으로, 최신 3GPP 출시 사양을 염두에 두고 특별히 설계됐다. 이전 세대의 CEVA-XC4500과 CEVA-XC12 DSP는 4G 및 5G 셀룰러 네트워크 기지국에 사용되고 있으며, 새로운 CEVA-XC16은 이미 차세대 5G ASIC을 위한 주요 무선 공급업체와 함께 설계 중에 있다.

CEVA-XC16은 두 개의 개별 병렬 스레드로 재구성할 수 있는 최대 1,600기가 연산(GOPS)의 높은 병렬 방식을 제공한다. 이들은 동시에 실행 가능하며, L1 데이터 메모리를 캐시 일관성과 공유해 추가 CPU 없이도 PHY 제어 처리를 위한 대기시간 및 성능 효율성을 직접적으로 향상시킨다. 

이러한 새로운 개념은 사람들이 붐비는 지역에서 수많은 사용자들이 접속할 때 단일 코어/단일 스레드 아키텍처보다 평방 밀리미터당 성능을 50% 향상시킨다. 이는 맞춤형 5G 기지국 실리콘과 마찬가지로 대규모 코어 클러스터의 다이 면적 35% 절감을 의미한다고 업체 측은 설명했다. editor@itworld.co.kr
 Tags CEVA

회사명 : 한국IDG | 제호: ITWorld | 주소 : 서울시 중구 세종대로 23, 4층 우)04512
| 등록번호 : 서울 아00743 등록발행일자 : 2009년 01월 19일

발행인 : 박형미 | 편집인 : 박재곤 | 청소년보호책임자 : 한정규
| 사업자 등록번호 : 214-87-22467 Tel : 02-558-6950

Copyright © 2024 International Data Group. All rights reserved.