2018.12.13

서니 코브 코어 발표한 인텔, "10nm 공정 집착 버리고" 전체 과정 뜯어고친다

Gordon Mah Ung | PCWorld
새로운 전략을 공개하고 과거의 실수를 바로잡는 인텔 아키텍처 데이(Architecture Day) 행사를 둘러싼 온갖 상징이 이보다 더 많을 수는 없다. 인텔은 트랜지스터 공동 발명자이자 1968년 인텔을 창업한 로버트 노이스의 고택에서 업계 애널리스트와 기자를 대상으로 간담회를 개최했다. 여러 해 동안 짙은 안개 속에서 방향을 잡던 인텔이 붕대를 풀고 새로운 전략을 모색하면서 선택한 장소다.

인텔 수석 엔지니어링 이사 머디 렌더친탈라 박사는 지금까지의 10nm 공정에서 잘못된 점을 언급하면서 “바로잡을 점도 있지만, 향후 수 년을 내다볼 때 진정한 경쟁력과 성능 역량을 갖추고 있다는 인텔의 자신감은 어떤 형태로도 훼손될 수 없을 것”이라고 자부했다. 인텔 아키텍처 담당자와 경영진으로 이어지는 긴 발표 후 렌더친탈라가 마지막 발언자였다.

이날 가장 주목받은 것은 인텔 핵심 설계인 서니 코브에 대한 깜짝 발표였다. 10nm CPU 서니 코브 코어는 2019년 노트북에 탑재될 예정이며, 오랫동안 인텔의 목을 졸라오던 10nm 캐논 레이크가 폐기되는 것이 아니냐는 추측으로 이어지고 있다. 지금까지의 상황을 요약하면, 인텔은 충분한 캐논 레이크 생산량을 확보할 수 없었고 OEM 업체의 제품 출시 계획에 영향을 미쳤음은 물론, 인텔 칩 설계 역량에 대한 의구심도 낳았다.

사실, 캐논 레이크는 원래 2016년에 발매될 예정이었지만 너무 연기가 잦았고, 마지막 연기 발표는 사용자들과 언론도 별다른 반응을 보이지 않았다. 지금까지도 캐논 레이크는 합리적인 생산량을 확보하지 못하고 있다.

지연 사태 반복을 방지하기 위해서 렌더친탈라는 아키텍처와 제조 공정의 IP를 최대한 분리하기로 했다고 밝혔다. 렌더친탈라는 “공정 재조정 자체가 문제라고는 생각하지 않는다”며, “오히려 틀렸다는 것을 알면서도 고집을 피우면서 눈 가리고 아웅하는 태도가 더 문제라고 생각한다”는 의견을 냈다.

라자 코두리가 인텔 설계와 엔지니어링 모델의 재고 과정을 보여준 후, 렌더친탈라는 인텔이 어떻게 변화했는지 설명에 나섰다.



저명한 그래픽 전문가인 코두리는 지난해 잘 나가던 AMD을 떠나 갑작스럽게 인텔에 합류한 인사다. 코두리는 인텔의 전략적 변화가 기술과 지적 자산을 기반으로 구축된 6가지 기본 토대에 집중할 것이라고 밝혔다. 코두리가 밝힌 6가지 인텔의 기술적 토대는 다음과 같다.

프로세스 : 패키지부터 프로세스와 패브릭 기술까지의 모든 것을 총칭한다.
아키텍처 : CPU, GPU, FPGA, 스칼라, 벡터, 행렬, 공간 아키텍처를 모두 포함한다.
메모리 : 인텔 옵테인 기술과 고속 스토리지
인터커넥트 : 인텔은 서로 다른 실리콘 유형을 5G 기술과 새로운 인터커넥트 기술로 연결할 계획이다.
보안 : 인텔이 지금까지 여러 가지 보안 취약점에 영향을 받아 왔기 때문에, 코두리는 보안을 더 이상 후순위에 두지 않을 것이며, 따라서 아키텍처 전문가의 고민거리가 되지 않을 것이라고 설명했다.
소프트웨어 : 하드웨어에 집중하는 만큼, 최적화된 소프트웨어를 통해 얻을 것도 많다.

코두리는 전체 과정의 재조정의 시발점이 사람들이 데이터를 IT 업체가 실시간으로 분석, 전송, 보호, 재구축하는 것보다 훨씬 더 빠른 속도로 생성하고 있다는 개념이라고 설명했다. 그러면서 “페타플롭스 단위의 컴퓨팅과 페타바이트 단위의 데이터가 지구상의 모든 사람이 만들어내는 데이터와 얼마 차이나지 않는 규모라면 어떻게 될까?”라고 질문을 던졌다.

현재 인텔의 기대치에 대한 증거로, 인텔은 ‘포베로스(Foveros)’라는 새로운 3D 스택 기술을 발표했다. 포베로스는 인텔이 서로 다른 칩을 연결할 때 사용하는 현재의 EMIB 기술을 뛰어넘는 차세대 기술로, 고출력 CPU 위에 저전력 CPU와 RAM을 올리는 식으로 응용될 수 있다. 



즉, 고성능 CPU의 출력이 필요 없는 PC에서는 저전력 코어를 사용하는 방식이다. 마치 ARM의 ‘big.LITTLE’ 접근법과 비슷하게 보인다. 그러나 인텔의 방식은 실리콘 칩을 레고 블록처럼 쌓아 올려 전체 제품의 가격을 낮출 수 있고, 지금껏 모놀리식 다이를 쥐어짜내서 가능했던 성능을 하루 아침에 따라잡는 것이기 때문에 더욱 놀랍다. editor@itworld.co.kr 


2018.12.13

서니 코브 코어 발표한 인텔, "10nm 공정 집착 버리고" 전체 과정 뜯어고친다

Gordon Mah Ung | PCWorld
새로운 전략을 공개하고 과거의 실수를 바로잡는 인텔 아키텍처 데이(Architecture Day) 행사를 둘러싼 온갖 상징이 이보다 더 많을 수는 없다. 인텔은 트랜지스터 공동 발명자이자 1968년 인텔을 창업한 로버트 노이스의 고택에서 업계 애널리스트와 기자를 대상으로 간담회를 개최했다. 여러 해 동안 짙은 안개 속에서 방향을 잡던 인텔이 붕대를 풀고 새로운 전략을 모색하면서 선택한 장소다.

인텔 수석 엔지니어링 이사 머디 렌더친탈라 박사는 지금까지의 10nm 공정에서 잘못된 점을 언급하면서 “바로잡을 점도 있지만, 향후 수 년을 내다볼 때 진정한 경쟁력과 성능 역량을 갖추고 있다는 인텔의 자신감은 어떤 형태로도 훼손될 수 없을 것”이라고 자부했다. 인텔 아키텍처 담당자와 경영진으로 이어지는 긴 발표 후 렌더친탈라가 마지막 발언자였다.

이날 가장 주목받은 것은 인텔 핵심 설계인 서니 코브에 대한 깜짝 발표였다. 10nm CPU 서니 코브 코어는 2019년 노트북에 탑재될 예정이며, 오랫동안 인텔의 목을 졸라오던 10nm 캐논 레이크가 폐기되는 것이 아니냐는 추측으로 이어지고 있다. 지금까지의 상황을 요약하면, 인텔은 충분한 캐논 레이크 생산량을 확보할 수 없었고 OEM 업체의 제품 출시 계획에 영향을 미쳤음은 물론, 인텔 칩 설계 역량에 대한 의구심도 낳았다.

사실, 캐논 레이크는 원래 2016년에 발매될 예정이었지만 너무 연기가 잦았고, 마지막 연기 발표는 사용자들과 언론도 별다른 반응을 보이지 않았다. 지금까지도 캐논 레이크는 합리적인 생산량을 확보하지 못하고 있다.

지연 사태 반복을 방지하기 위해서 렌더친탈라는 아키텍처와 제조 공정의 IP를 최대한 분리하기로 했다고 밝혔다. 렌더친탈라는 “공정 재조정 자체가 문제라고는 생각하지 않는다”며, “오히려 틀렸다는 것을 알면서도 고집을 피우면서 눈 가리고 아웅하는 태도가 더 문제라고 생각한다”는 의견을 냈다.

라자 코두리가 인텔 설계와 엔지니어링 모델의 재고 과정을 보여준 후, 렌더친탈라는 인텔이 어떻게 변화했는지 설명에 나섰다.



저명한 그래픽 전문가인 코두리는 지난해 잘 나가던 AMD을 떠나 갑작스럽게 인텔에 합류한 인사다. 코두리는 인텔의 전략적 변화가 기술과 지적 자산을 기반으로 구축된 6가지 기본 토대에 집중할 것이라고 밝혔다. 코두리가 밝힌 6가지 인텔의 기술적 토대는 다음과 같다.

프로세스 : 패키지부터 프로세스와 패브릭 기술까지의 모든 것을 총칭한다.
아키텍처 : CPU, GPU, FPGA, 스칼라, 벡터, 행렬, 공간 아키텍처를 모두 포함한다.
메모리 : 인텔 옵테인 기술과 고속 스토리지
인터커넥트 : 인텔은 서로 다른 실리콘 유형을 5G 기술과 새로운 인터커넥트 기술로 연결할 계획이다.
보안 : 인텔이 지금까지 여러 가지 보안 취약점에 영향을 받아 왔기 때문에, 코두리는 보안을 더 이상 후순위에 두지 않을 것이며, 따라서 아키텍처 전문가의 고민거리가 되지 않을 것이라고 설명했다.
소프트웨어 : 하드웨어에 집중하는 만큼, 최적화된 소프트웨어를 통해 얻을 것도 많다.

코두리는 전체 과정의 재조정의 시발점이 사람들이 데이터를 IT 업체가 실시간으로 분석, 전송, 보호, 재구축하는 것보다 훨씬 더 빠른 속도로 생성하고 있다는 개념이라고 설명했다. 그러면서 “페타플롭스 단위의 컴퓨팅과 페타바이트 단위의 데이터가 지구상의 모든 사람이 만들어내는 데이터와 얼마 차이나지 않는 규모라면 어떻게 될까?”라고 질문을 던졌다.

현재 인텔의 기대치에 대한 증거로, 인텔은 ‘포베로스(Foveros)’라는 새로운 3D 스택 기술을 발표했다. 포베로스는 인텔이 서로 다른 칩을 연결할 때 사용하는 현재의 EMIB 기술을 뛰어넘는 차세대 기술로, 고출력 CPU 위에 저전력 CPU와 RAM을 올리는 식으로 응용될 수 있다. 



즉, 고성능 CPU의 출력이 필요 없는 PC에서는 저전력 코어를 사용하는 방식이다. 마치 ARM의 ‘big.LITTLE’ 접근법과 비슷하게 보인다. 그러나 인텔의 방식은 실리콘 칩을 레고 블록처럼 쌓아 올려 전체 제품의 가격을 낮출 수 있고, 지금껏 모놀리식 다이를 쥐어짜내서 가능했던 성능을 하루 아침에 따라잡는 것이기 때문에 더욱 놀랍다. editor@itworld.co.kr 


X